EE 2230-1

Brief

本課程能讓學員深入了解邏輯電路之設計流程，親身體會數位電路之設計經驗。本實驗需先修過邏輯設計(EE2280)課程始能 加 選，本實驗幫助同學快速領悟邏輯設計理論，並能實際應用所學於硬體實驗電路，如此，能讓同學對數位邏輯設計有更深一層的 體驗與 認知。

Description

Course keywords: Logic Design, FPGA implementation 一、課程說明(Course Description) 本課程能讓學員深入了解邏輯電路之設計流程，親身體會數位電路之設計經驗。本實驗需先修過邏輯 設計(EECS1010)課程始能加選，本實驗幫助同學快速領悟邏輯設計理論，並能實際應用所學於硬體 實驗電路，如此，能讓同學對數位邏輯設計有更深一層的體驗與認知。 This is the first course for logic design lab. 二、指定用書(Text Books) Pong P. Chu, FPGA Prototyping by Verilog Examples, 2008, John Wiley & Sons. (NTHU library has the ebook.) 三、參考書籍(References) 1. M. Morris R. Mano and Michael D. Ciletti, Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog (6th Edition), Pearson International Edition. (Textbook of EECS1010 Logic Design) 2. Michael Keating, Reuse Methodology Manual for System-on-a-Chip Designs, 2002, Kluwer Academic Publishers. (NTHU library has the ebook.) 四、教學方式(Teaching Method) 本課程將教授數位電路設計的實作技術，將邏輯設計之理論實現在實體的可程式邏輯晶片中。將教授 硬體描述語言Verilog HDL、硬體模擬器、FPGA電路板使用、邏輯分析儀使用等硬體設計技術。此 外並搭配多個實驗主題的實作，學生可學習到邏輯晶片之設計流程，相關主題包括組合電路設計、序 列電路設計、計數器設計、有限狀態機設計、投票機設計、多功能時鐘設計。本課程將以上課與上機 實際操作互相搭配，學生預計能學習到數位邏輯電路設計之基本技術。 五、教學進度(Syllabus) 1.Verilog RTL介紹 2.FPGA仿真 3.組合邏輯 4.循序邏輯 5.計數器 6.有限狀態機 7.電子鐘 8.電子音效 9.LCD 六、成績考核(Evaluation) 實驗成績佔總成績 70%，期末專題佔 20%，期末考佔 10%。 Experiments 70%, final project 20%, final exam 10%. 七、可連結之網頁位址 https://eeclass.nthu.edu.tw/course/12411 加簽部分開學第一次上課統一在課堂上處理。

Prerequisites

Timetable

Scores

Average Percentage 82.68

Std. Deviation 9.1

Remarks

加簽規則請見課程大綱。

Restrictions

電機系大學部1年級,電資院學士班大學部1年級優先，第3次選課起開放全校修習

Compulsory

Elective

Cross Discipline

First Specialization

Second Specialization